## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

60246152 A

(43) Date of publication of application: 05.12.85

(51)	1-4	
131)	ını	

## H04L 11/20

(21) Application number: 59102890

(71) Applicant:

**NEC CORP** 

(22) Date of filing: 22.05.84

(72) Inventor:

AKIBA KENICHI


### (54) DATA EXCHANGE PROCESSING SYSTEM

# (57) Abstract:

PURPOSE: To improve the processing ability of a central processing unit by allowing a hardware means to analyze immediately control information when the control information included in reception data is stored in a temporary storage circuit and storing event information in a main storage device prior to the storage of content of the received data in place of the control information.

CONSTITUTION: A reception circuit 1 transmits data to a buffer memory 2 in the unit of byte at first when a pattern not being a flag sequence in the input is stored in a data storage device. The buffer memory 2 stores the data transmitted sequentially and when the data reaches a designated m bits in advance, a control circuit 6 allows a comparator circuit 4 to read the said m bits immediately and reads sequentially plural pieces of information in the unit of m bits in the storage memory 3 and gives the result to the comparator circuit 4. The comparator circuit 4 compares both inputs of m bits and when they are coincident, the circuit 4 gives the coincidence information to the control circuit 6. Then the control circuit 6 transfers the event information to a prescribed location of a main storage device 8.

COPYRIGHT: (C)1985,JPO&Japio



(B) 日本国特許庁(JP)

40 特許出願公開

# @ 公開特許公報(A)

昭60-246152

@Int\_CI,4

識別記号

庁内整理香号

❸公開 昭和60年(1985)12月5日

H 04 L 11/20

101

A-7117-5K

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

データ交換処理方式

②特 関 昭59-102890

❷出 顧昭59(1984)5月22日

賢 一 何~路明 日本電気株式会社 の出 頭 人

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

00代 理 人 弁理士 内 原

1. 発明の名称 データ交換処理方式

## 2. 特許請求の範囲

プロック伝送を行たりデータ交換処理方式にお いて、複数のmピットからなる情報を配慮する記 位手段と、受信データをn(n≧m)ビット単位 で一時警視する警徴手段と、受信したフラグシー ケンス(胸始フラグ)に使いて前配者横手段に一 時書積したmピットの情報と解記配体手段のmピ ットの情報との一致を検出する比較手段と、との 比較手段で一数が得られたときこの情報に対応す るイベント情報を主記憶装置の所定の位置に記憶 する智込み手段とを含むことを特徴とするデータ 交换処理方式。

3. 発明の詳細な説明 (盆業上の利用分野)

本発明はデータ交換処理方式、特に伝送開始フ ラグに従いて制御情報を含むプロック伝送の処理 を行なりデータ交換処理方式に関する。

# (従来の技術)

従来、メッセージ交換やパケット交換のごとく、 プロックにしたデータを収扱うデータ交換におい ては、受傷される複数のブロックデータをそれぞ れ例えば4パイト長のどとく一定のピットの警機 回路に一時的に答覆し、これらの書意回路にデー ヶが得されることに例えば主記憶装置の指定した 場所に転送して配復する。そとで中央処理装置は それぞれの受信データが主記憶袋似の中で所定量 に連すると、受傷配体データの気初の制御情報を 構成している複数ピットを飲出し、入力分析処理 を行なって利定したイベント情報を飲出した制御 情報に代えて記憶させ次の処理に備える。

(発明が解決しようとする問題点)

との処理方法は送受信におけるデータの長失を 避けるため、誰記の複数の一定ビットの審検回路 とデータ配催装置との間のデータ転送処理を使先

特開昭G0-246152(2)

的に実行し、その合同を譲って動物情報の処理を 行なっているので、その処理の中断に遭遇して、 記憶会なへの逃避等の面側な処理とその分の時間 を表すると云う欠点がある。

#### (問題点を解決するための手段)

するイベント情報を主配体装在の所定の位置に配 体する帯込み手段とを含んで構成される。 (実施例)

第1四は本発明の一実施例を示すプロック図で、 データ交換処理方式のうち本発明の起明に必要な 後能のみを示してある。凶において、通信回訟に 後続された受領国路(RBC)1と、その出力を ロピット単位で一時蓄教士るパッファメモリ(BM) 2と、例えば128種のmビットからなる情報と、 との情報に対応する中央処理装置での処理上のイ ベント情報とを対化して配像する保持メモリ(HM) 3と、パッファメモリ2に各様された最初のmピ ットと保持メモリ3の皿ピットとの一致を検出す る比較回路(COMP)4と、この比較回路4で一つ 致を得た時に、その保持メモリ3の書込まれてい る位置からイベント情報を読込み、主記像袋量 ( MM ) 8 にこのイペント情報を送出するイペン ト送出回路(ES)5と、以上の各級能回路を勧 御する翻御回路(CONT)6とから構成された受 色制御系が、中央処理装置(CPU)7のバスに

接続されている。なか主記憶袋電8もまたとのパスに接続されている。さらに図示されていないが、 複数の真配受化制御系ならびに複数の送信制郷系 もまた削配パスに無疑される。

次にこの実施例の動作について説明を進めると、 例えばフラグシーケンスが1パイトから株成され ていると、受信回路1は少なくとも1パイト長の データ書教園路を有していて、 経続的に送られて い来るフラグシーケンスをとのデータ害秋回路化 既込んで、フラグシーケンスの同期を取っている。 そとで受信回路1は入力がフラグシーケンスであ る間はこの情報をパッファメモリ2には送らず。 フラグシーケンスでないパターン(データ)がデ ータ書教回路に書教されると初めてとのデータを 1パイト単位で、パッファメモリ2化送る。との 時受信回路1は同時に制御回路6に、最初のデー タが受信されたことを伝える。次いでパッファメ モリ2は旗次送られてくるデータを書兼し、その データが予め指定されているmピット(例えば2 パイト)になると、制御則路6にmピットの警費

がなされたととを伝える。制御回路6は直ちにと のmピットを比較回路4に成取らせると共に、保 持メモリ3のmピット単位の複数の信頼を厳次統 出して、比較回路4代与える。比較回路4は両の ビットの入刀を比較して、一叔を見ると制御回路 6 に一致を伝えて、保持メモリ3からの次の情報 の飲出しを停止させると共に、イベント送出回略 にも一致したととを伝える。 そこでイベント 送出 回路5は保持メモリ3から、一数を見たmビット の情報に対応して配備されているイベント情報を 就取る。次いで制御回路6は予め中央処理基盤7 から指定されている主記憶装置8の防定の場所に、 とのイベント情報を転送する。以上のmビットの 警務完了からイベント情報を主記憶装置 8 に転送 するまでの動作は、紘てハードウェアで実施され るので、データ受信速度が例えば48キロビット **/砂であれば、mピットに続く1パイトの到来を** 待つととなく終了できる。更にテータ受伍速度が 高速化なった場合でも、パッファメモリの容量の をn>mとすることにより答めに処象できる。さ

## 15周昭 60-246152 (3)

て四ピット以降にパッファメモリ2に書級された 受信データが、パッファメモリ2に関杯のロピットに避すると、制御回路6は放初のmピットを除いた残りのローmピットを、予め指定されている 主能値製世8の所定の場所に転送する。とのあと 割御回路6は従来行をはれている方法と同じに、 パッファメモリ2が満杯になる毎に、前に転送し たデータに続けてデータブロックの終りまで、主 能怪製量8にデータの転送を続ける。

たか、以上の実施例では保持メモリ2にmピットの情報と、この情報に対応するイベント情報を対応して記憶させ、イベント送出回路5でとのイベント情報を記込むものとしたが、保持メモリ2にはイベント情報を記憶させず、制御設能6かりアドレスを最次指定して保持メモリのmピットの情報を説出させ、比較回路4で一致を見た時のアドレスをイベント情報の対応テーブルからイベント情報を説取らせるとともできる。

なおまた、データの最初のmピットの制御情報

とイベント情報との対応は、処理プログラム作成 時、あるいはその更新時に決められているので、 主能健経性への処理プログラムの格納に続いて、 保持メモリまたはイベント送出回路に中央処理袋 性から、パス経由で転換保持させることもできる。 (発明の効果)

以上評論に説明したとかり本発明によれば、金 文化プロックデータの受信が表了した時点には、 此にとのプロックデータに対するイベント情報が 入手されているので、中央処理装置は直ちにイベ ントで決められているタマク処理を行なうととが でき、中央処理装置の処理能力を高め、高速デー タ伝送に有効な処理方式を提供すると云う効果が ある。

### 4. 図面の簡単な説明

第1 図は本発明の一実施例のブロック図である。 1……受信回路(以近で)、2……バッファメモリ(BM)、3……保持メモリ(以M)、4… …比較回路(COMP)、5……イベント送出回路(1981)、

6 ……制御回路(CONT)、7 ……中央処理委員 (CPU)、8 ……主記憶委員(MM)。

代维人 弁進士 内 原



罗1図

